⑩ 公 開 特 許 公 報 (A) 昭63-5272

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和63年(1988)1月11日

G 01 R 31/00 31/28 6829-2G F-7807-2G

審査請求 未請求 発明の数 1 (全5頁)

ᡚ発明の名称 出力異常検出機能付きロジツク回路装置

②特 願 昭61-147029

20出 願 昭61(1986)6月25日

砂発 明 者 山 田 典 生 兵庫県神戸市兵庫区御所通1丁目2番28号 富士通テン株

式会社内

⑪出 願 人 富士通テン株式会社

兵庫県神戸市兵庫区御所通1丁目2番28号

⑫代 理 人 弁理士 青木 朗 外4名

明知書

1. 発明の名称

出力異常検出機能付きロジック回路装置

2. 特許請求の範囲

出力端子と、

内部のロジック処理により形成されたロジック レベルの出力データを一時記憶して該出力端子に 供給する出力バッファと、

該出力バッファの入力点に現われる該出力データのロジックレベルと該出力端子に現われる出力 データのロジックレベルとを比較し、該比較に基 づき該ロジックレベルが互いに異なるレベルになった時に出力異常を指示する手段と、

を値えてなる出力異常検出機能付きロジック回路 装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、出力異常検出機能付きロジック回路 装置に関し、さらに詳しく述べると、出力端子の ショート、出力段における索子の異常等の出力異 常を自ら検出する機能を備えたロジック回路装置 に関する。

(従来の技術、および発明が解決しようとする問題点)

本発明は、上述した従来技術における問題点に鑑み創作されたもので、比較的簡易構成で、出力端子のショート、出力段における回路素子の異常等の出力異常をハードウエア的に検出することができる出力異常検出機能付きロジック回路装置を提供することを目的としている。

(問題点を解決するための手段)

本発明によれば、出力端子と、内部のロジック 処理により形成されたロジックレベルの出力デー

れによって出力異常の指示が行われる。また、仮にバッファが正常であったとしても、出力端子に接続される他の装置または回路内の電源に出力端子がショートしている時は、同様にしょが"1°となり、出力異常の指示が行われる。

一方、し、が" 1 "の場合には、出力バッファが正常の時はし、も" 1 "となるが、例えば出力バッファが内部でアース側にショートしている時はし、が" 0 "となり、これによって出力異常の指示が行われる。また、仮に出力バッファが正常であったとしても、出力端子がアース側にショートしている時は、同様にし、が" 0 "となり、出力異常の指示が行われる。

(実施例)

第1図には本発明の一実施例としての出力異常 検出機能付きロジック回路装置の構成が示される。 第1図の例示は、マイクロコンピュータの出力段 における回路構成を示すものである。

第1図において、11は出力ポートレジスタで

タを一時記憶して出力端子に供給する出力バッファと、この出力バッファの入力点に現われる出力データのロジックレベルと出力端子に現われる出力データのロジックレベルとを比較し、この比較に基づきこれらのロジックレベルが互いに異なるレベルになった時に出力異常を指示する手段と、を備えてなる出力異常検出機能付きロジック回路装置が提供される。

(作用)

本発明による装置は、出力バッファの入力点に現われるロジックレベル(以下、 L : で表わす)と出力点すなわち出力端子に現われるロジックレベル(以下、 L : で表わす)が同じレベルにあるか否かを検出することにより、出力異常の検出を行うようにしている。

すなわち、し、が ° 0 ° の場合には、出力バッファが正常の時はし、も ° 0 ° となるが、例えば出力バッファが内部で電源側にショートしている時、すなわち異常の時はし、が ° 1 ° となり、こ

 4 •1 •.

次に、第1図に示される装置の作用について説明する。説明の簡単化のため、出力データの最上位ピットのみについて以下説明する。

まず、マイクロコンピュータの電源投入によってリセット信号RSTが出力され、オアゲート18aを介してフリップフロップ16aのリセット嫡

出力ポートレジスタ 1 1 から統出された出力データ Sisが 0 の時は出力バッファ12 a の両端における信号レベルは同じレベルとなるが、出力データ Sisとして 1 が統出された時は、信号 Sisのレベルが 0 であるため、出力バッファ12 a の両端における信号レベルは互いに異なるレベルとなる。

従って、排他的オアゲート14 a の出力レベルは
"1"となり、これにより、フリップフロップ
16 a の出力協子Qに現われる信号レベルが"1"
になって、出力異常レジスタ17の当該記憶領域
に"1"がセットされると共に、オアゲート15
を介して初込み処理用信号[NTが出力される。

CPUにおいては、この割込み処理用信号!NTを受け、出力異常レジスタ17の内容を読込み、出力ポートレジスタ11のいずれのピットが異常であるかを検出し、必要なフェールセーフ処理を実行する。この処理が終了した時点で、クリア信号CLRが出力され、オアゲート18aを介してフリップフロップ16aのリセット端子Rに供給され、

子 R に供給され、これにより、出力異常レジスタ 17の内容が 0 ° にクリアされる。

(1) 出力正常の場合、すなわち出力パッファ12 a が正常で、かつ、出力端子13 a がショート していない場合、

この場合には、出力ポートレジスタ11から流出された出力データS..のロジックレベルと出力端子13aに現われる信号S..のロジックレベルは同じレベルになる。従って、排他的オアゲート14aの出力レベルは 0 となり、フリップフロップ16aの出力端子Qに現われる信号レベルは 0 となる。これによって、出力異常レジスタ17の内容は 0 のままである。

(2) 出力異常の場合、すなわち出力バッファ 12 a が異常または出力端子13 a がショートして いる場合、

この場合には、出力バッファ12 a の両端における信号 Sia および Sia のロジックレベルが互いに異なるレベルになる時がある。例えば、出力端子13 a が外部でアース側にショートしている場合、

これによって出力異常レジスタ17の当該記憶領域の"1"が"0"にクリアされる。

第1図に示される実施例によれば、排他的オアゲート14a~14hにより出力異常の指示が行われた時点で、CPUに割込み処理を行わせるようにしているので、従来形のように常に出力ポートレジスタの内容をソフトウエア的に監視する必要がなく、これによってCPUの負担が軽減される。

第2図には本発明の他の実施例が示される。第 2図の例示は、IC(集積回路)に出力異常検出 機能を持たせた場合の回路構成を示すものである。

オアゲート回路 2 0 において、複数(図示の例では 2 個)のオアゲート 21 a . 21 b の各個の入力倒は、入力端子 a 1 および a 2 、入力端子 b 1 および b 2 にそれぞれ接続され、オアゲート 21 a . 21 b の各個の出力倒は、それぞれ出力バッファ22 a . 22 b を介して出力端子 A . B に接続されている。出力バッファ22 a . 22 b の各個の入力点に現われる信号および出力点に現われる信号は、それぞれ排他的オアゲート 23 a (図示せず)、23 b

に入力されるようになっている。排他的オアゲート23a、23bの各個の出力信号はオアゲート24 に入力され、さらにこのオアゲート24の出力は D形フリップフロップ25のクロック端子Cに 入力されるようになっている。フリップフロップ 25の入力端子Dは電源Vccに接続され、出力端子CHK に接続されている。また、出力端子Bはアンドゲート回路30内のアンドゲート31の一方の入力端子に接続されている。

第2図に示される回路構成において、今仮に、 図示されるようにオアゲート回路20およびアンドゲート回路30間の配線に不具合、すなわちアース側へのショート、が発生した場合を考える。 この場合には、出力バッファ22bの出力点すなわち出力端子Bの信号レベルは*0*となる。従って、出力バッファ22bの入力点にロジックレベル*1*の信号が現われた時は、排他的オアゲート23bの出力レベルが*1*となり、オアゲート

24を介してフリップフロップ25のクロック端

子 C K に " 1 " レベルの信号が供給され、これによって出力端子 Q すなわち回路のチェック端子 C H K に " 1 " レベルの信号が現われ、出力異常の指示が行われる。

なお、上述した例示ではアース側へのショートのみを考慮したが、第2図に示される回路構成によれば、出力バッファに異常が生じた場合でも同様にチェック端子CHKに『1°レベルの信号が現われ、出力異常の指示が行われる。

(発明の効果)

以上説明したように本発明によれば、比較的簡 易構成で、出力端子のショート、出力段における 回路素子の異常等の出力異常を自ら検出すること ができる。

4. 図面の簡単な説明

第1図は本発明の一実施例としての出力異常検 出機能付きロジック回路装置の回路構成図、

第2図は本発明の他の実施例を示す回路構成図、 である。

1 1 …出力ポートレジスタ、 12 a ~ 12 h …出力バッファ、 14 a ~ 14 h …排他的オアゲート、 1 7 …出力異常レジスタ、 22 a . 22 b …出力バッファ、 23 b …排他的オアゲート。

特許出願人

富士通テン株式会社 ・特許出願代理人


 弁理士
 青木
 朗

 弁理士
 西
 舘
 和
 之


 弁理士
 平
 岩
 至
 三

 弁理士
 山
 口
 昭
 之

 弁理士
 西
 山
 雅
 也



第 2 图



第1四

11・・・出力ポートレジスタ 12 a~l2h・・・出力パッファ 17・・・出力異常レジスタ